益華Allegro SiP和PVS技術滿足台積公司InFO封裝

益華電腦(Cadence)宣布旗下系統級封裝(Allegro SiP)和實體驗證系統(PVS)實現技術已能完整支援台積公司(TSMC)的整合型扇出型(InFO)封裝技術。透過提供可自動化設計規則檢查(DRC)流程的整合式解決方案,Allegro...
2015 年 10 月 08 日

益華新平台加速瑞昱單晶片系統驗證

益華(Cadence)宣布旗下Cadence Palladium XP平台獲瑞昱(Realtek Semiconductor)採用,成功加速其單晶片系統(SoC)的開發與驗證。該平台是益華系統開發套件(System...
2015 年 08 月 17 日

TI進階WEBENCH工具提升電源掌控度

德州儀器(TI)推出WEBENCH Power Designer電源設計工具內的一系列進階工具,為經驗豐富的工程師提供打造複雜電源設計所需的大量設計控制、分析和排除故障功能。 益華(Cadence)的OrCAD產品線產品行銷總監Josh...
2015 年 08 月 05 日

益華推出新一代JasperGold形式驗證平台

益華(Cadence)推出新款JasperGold形式驗證平台。此新型形式驗證解決方案將Cadence Incisive形式與JasperGold技術整合為單一平台,與以往解決方案相比,效能可增加至十五倍。此外,整合至該公司系統開發套裝後,JasperGold技術可縮短驗證時程達3個月。 ...
2015 年 06 月 23 日

益華新款合成解決方案提升RTL設計生產力

益華(Cadence)推出新款暫存器轉移層次(RTL)合成與實體合成引擎–Cadence Genus合成解決方案,用於解決RTL設計所面臨的生產力難題。該合成解決方案採用多層次大規模平行架構,使合成週轉時間加速五倍並線性擴充至一千萬instances以上大的設計。此外,軟體中最新實體意識內容生成功能,可降低單元層次與晶片層次之間合成反覆率達兩倍以上。 ...
2015 年 06 月 16 日

益華新款DSP IP建立物聯網低功耗標準

益華電腦(Cadence)宣布推出數位訊號處理器(DSP)矽智財(IP)–Tensilica Fusion。這款可擴充性DSP IP以客製化處理器為基礎,適用於需要低成本、超低耗能,混合控制與DSP...
2015 年 05 月 14 日

益華矽智財技術研討會5/21於新竹登場

益華電腦(Cadence)將於5月21日於新竹喜來登飯店舉辦「2015 Cadence IP技術研討會(Tech On Tour)」,該研討會將邀請技術專家暢談矽智財(IP)技術。 ...
2015 年 05 月 13 日

益華獲選大中華區「最佳職場」

益華電腦(Cadence)日前宣布獲職場研究機構(Great Place to Work Institute)評選為大中華區「最佳職場」。大中華區僅有四家企業獲此殊榮,益華為其中之一;此外,大中華區另有十二家企業獲評為「最佳雇主」,其中,益華以激勵員工開發創新技術來改變人們生活,獲得肯定。 ...
2015 年 04 月 29 日

益華/ARM簽署協議擴大系統晶片設計合作

安謀國際(ARM)與益華電腦(Cadence)宣布簽署多年期技術取得協議(Technology Access Agreement),讓Cadence有權取得現在與未來的ARM Cortex處理器、ARM...
2014 年 10 月 13 日

矽穿孔技術襄助 3D IC提高成本效益

應用直通矽晶穿孔(TSV)技術的三維積體電路(3D IC)為半導體業界提供全新境界的效率、功耗、效能及體積優勢。然而,若要讓3D IC成為主流,還必須執行許多基礎的工作。電子設計自動化(EDA)業者提供周延的解決方案支援3D...
2014 年 09 月 01 日

物聯網IC設計日益複雜 混合訊號驗證挑戰大增

物聯網(IoT)應用興起,除為半導體廠開創新的市場商機外,亦帶來諸多積體電路(IC)設計新挑戰,特別是系統單晶片(SoC)功能整合度愈來愈高,已使IC設計業者面臨更嚴峻的數位和類比混合訊號(Mixed...
2014 年 08 月 14 日

益華EDI平台獲金麗科技採用

益華電腦宣布金麗科技採用其前端設計RTL Compiler(RC)以及後端設計EDI/CCOpt(Clock Concurrent Optimization)流程,大幅提升了開發效率,不但能顯著加速新產品上市時程,並同時確保更佳的設計品質。 ...
2014 年 07 月 04 日