新思IP與EDA方案獲頒台積電四項年度獎項

新思科技(Synopsys)近日宣布,該公司以IP和EDA解決方案獲頒台積電四項「2020年度OIP合作夥伴」獎,顯示新思科技在新一代系統單晶片(SoC)以及3DIC設計實現的卓越表現。這些獎項肯定了新思科技的高品質介面IP、3奈米設計基礎架構的聯合開發、3DIC設計生產力,以及高度可擴展之雲端時序簽核解決方案。...
2020 年 11 月 23 日

Mentor獲兩項台積電OIP年度合作夥伴獎

Mentor近日憑借其EDA解決方案獲得由台積電(TSMC)頒發的兩項2020年度OIP合作夥伴獎。此獎項旨在表彰Mentor等台積電開放創新平台(OIP)生態系統的合作夥伴在過去一年為實現下一世代晶片級系統(SoC)及三維積體電路(3DIC)設計所做的傑出貢獻。...
2020 年 11 月 06 日

Mentor/Arm攜手優化下一代IC功能驗證

Mentor近日與Arm深化合作,協助積體電路(IC)設計人員優化其基於Arm設計的功能驗證。透過此項合作,Arm設計審閱計畫(Design Reviews Program)現可向客戶提供Mentor功能驗證工具的專業知識,藉以優化基於Arm的晶片級系統(SoC)設計。...
2020 年 10 月 29 日

串聯電子產業生態鏈 富比庫FPK Showcase服務上線

富比庫(Footprintku Inc.)近日推出雲端服務平台FPK Showcase,運用既有電子零件資源結合「共享服務」及「隨取即用」概念,消弭電子產業存在已久的零件數位資料格式供需斷層,重新連結電子產業市場供應鏈,創造資源運用最大化,以實現研發創新的無限可能。...
2020 年 10 月 28 日

消阻抗/降功耗促生理監控快又準 生醫穿戴裝置聲勢看漲

隨著人口高齡化的出現,近年生物醫學穿戴裝置逐漸被醫療機構採用,如市面上許多感測元件結合心律監控裝置與動作感測器,藉此追蹤活動狀態。而如何最佳化感測元件配置,於進行生理量測時消除阻抗並降低裝置功耗,為市場矚目的一大焦點。
2020 年 09 月 29 日

Mentor EDA軟體支援三星Foundry 5/4奈米製程技術

Mentor旗下的Calibre nmPlatform和Analog FastSPICE(AFS)自訂和類比/混合訊號(AMS)電路驗證平台已通過三星Foundry的最新製程技術認證。客戶現在可以在三星的5/4奈米FinFET製程上使用這些產品,為其先進的IC設計Tapeouts進行驗證和Sign-off。...
2020 年 08 月 25 日

定義/邏輯驗證精準又簡單 客製化指令加速特定領域應用

EDA等級的客製化指令開發工具,可加速晶片設計工程師依照需求定義所需的指令。
2020 年 08 月 03 日

AWS王定愷:雲端服務引領半導體/5G新機遇

雲端應用隨著網路的發展越來越普及,更持續滲透到許多領域,亞馬遜網路服務(Amazon Web Services, AWS)身為雲端運算服務的先驅,透過雲端技術向個人、企業和政府提供一系列資訊科技基礎架構和應用的服務,如儲存、資料庫、計算、機器學習等。面對產業的發展與競爭,AWS將帶領由下而上的新經濟模式,為產業創造數位轉型的契機。...
2020 年 07 月 21 日

Mentor IC設計平台通過台積電製程技術認證

Mentor近期宣布,該公司的多項IC設計工具已獲得台積電的N5和N6製程技術認證。此外,Mentor與台積電的合作關係已擴展到先進封裝技術,可進一步利用Mentor Calibre平台的3DSTACK封裝技術來支援台積電的先進封裝平台。...
2020 年 06 月 01 日

打破各自為政局面 Cadence力倡融合式IC設計流程

IC設計是一項極為複雜的工作,從最前段的RTL撰寫、合成(Synthesis)、繞線布局(P&R),乃至設計完成後的驗證簽核(Design Signoff),都有對應的設計工具,甚至是由不同的工程團隊負責。但這也使得同一個IC設計專案中,負責不同任務的團隊難以協同作戰,不利於縮短開發時程跟實現設計最佳化。為此,Cadence近期發表多項跟數位設計流程相關的產品更新,要以整合度更高的工具鏈來實現IC設計最佳化,並加快產品開發速度。...
2020 年 04 月 30 日

專訪Ansys台灣區總經理李祥宇 多物理模擬需求爆發可期

由於自駕車、5G與智慧製造等應用領域所面臨技術挑戰日益複雜,為了節省產品的開發成本與時間,多物理模擬軟體所扮演的角色更形吃重。此趨勢也使得多物理模擬軟體業者安矽思(Ansys)在2019年繳出十分亮眼的營運成績。展望2020年,Ansys在身為科技業重鎮的台灣,將會有更大手筆的投資,以支援本地持續成長的客戶群。
2020 年 02 月 02 日

IC設計在雲端 Astera Labs挑戰全新運作模式

在現代化的IC設計流程中,晶片設計其實是靠伺服器的運算能力堆出來的。如果IC設計公司本身自建的伺服器機房無法提供充裕的運算能力,在進行設計模擬、驗證的時候,會耗費很多時間。但IC設計所需要的IT投資金額十分龐大,別說資源有限的新創公司往往沒有足夠的運算能力,就連許多IC設計大廠也常感到頭疼。為此,新創公司Astera...
2019 年 11 月 04 日