台積先進封測六廠啟用 迎接3DIC強勁需求

台積電宣布其先進封測六廠正式啟用,成為台積電第一座實現3DFabric整合前段至後段製程暨測試服務的全方位(All-in-one)自動化先進封裝測試廠;同時,為TSMC-SoIC(系統整合晶片)製程技術量產做好準備。先進封測六廠將使台積電能有更完備且具彈性的SoIC、InFO、CoWoS及先進測試等多種TSMC...
2023 年 06 月 08 日

EBSD精準解析晶體結構/強化封裝可靠度(1)

當摩爾定律走到盡頭,先進封裝已然成為接棒者,但先進封裝是否能成功發展?關鍵之一在其中的材料晶體結構,掌握晶體結構就需要依靠先進分析利器EBSD。 隨著先進製程的發展,晶片尺寸已經接近1奈米的物理極限,摩爾定律正步入尾聲,而先進封裝技術已成為下一個關鍵發展方向。尤其是具備高度晶片整合能力的異質整合封裝技術,已成為超越摩爾定律的重要技術之一。近期,各國都在擴大先進晶片封裝的能力,包括韓系大廠重金挖腳對手,期望能在CoWos...
2023 年 04 月 13 日

EBSD精準解析晶體結構/強化封裝可靠度(2)

當摩爾定律走到盡頭,先進封裝已然成為接棒者,但先進封裝是否能成功發展?關鍵之一在其中的材料晶體結構,掌握晶體結構就需要依靠先進分析利器EBSD。 案例二:共晶層分析銅柱焊接品質 在銅柱焊錫接點中,銅和錫在共晶反應後完成焊接,而界面的共晶層(Intermetallic...
2023 年 04 月 13 日

新思/台積電3DIC Compiler平台提高運算設計效能

新思(Synopsys)與台積電合作實現系統整合,並因應高效能運算(HPC)應用所要求的效能、功耗和面積目標。這些方法在系統整合單晶片(TSMC-SoIC)技術中支援3D晶片堆疊,並在整合扇出型(InFO)和基板上晶圓上晶片(CoWoS)封裝技術中提供2.5/3D先進封裝的支援。且解決從探索到簽核完整流程所面臨的挑戰,進而實現能包含數千億個電晶體於單一封包的新一代超融合...
2021 年 11 月 10 日

2024年先進封裝產業規模將達440億美元

先進封裝製程是當今所有半導體製造技術的核心。對所有半導體公司而言,先進封裝技術在由 5G、人工智慧和物聯網等大趨勢直接影響的產業發展方面具有戰略意義,並能確保其業務的發展。產業研究機構Yole Développement(Yole)表示,2024年先進封裝市場規模為440億美元,2018~2024年的年複合成長率為7.9%。...
2020 年 02 月 11 日

迎向Chiplet新時代 先進封裝模糊前後段界線

人工智慧(AI)與5G將成為推動半導體未來十年成長的重要動能,但在前段製程微縮越來越困難,以及某些功能,先天就不宜使用太細微的電路實現的情況下,將一顆SoC設計切割成不同小晶片(Chiplet),再用先進封裝技術提供的高密度互聯將多顆Chiplet包在同一個封裝體內,將是未來的發展趨勢。
2019 年 10 月 21 日

ANSYS獲台積電7奈米製程/先進封裝技術認證

ANSYS宣布,採極紫外線微影(Extreme Ultraviolet Lithography, EUV)技術的7奈米 FinFET Plus(N7+)製程節點的ANSYS解決方案已獲台積電(TSMC)認證,台積電亦驗證最新InFO_MS(Integrated...
2018 年 10 月 12 日

感測器大發 微機電封裝2022年產值達64.6億美元

根據市調機構Yole Développement的調查,MEMS微機電元件封裝市場將從2016年的25.6億美元成長到2022年的64.6億美元,年複合成長率為16.7%。MEMS元件的特點是各種不同的設計和製造技術,沒有標準化的製程。因此,許多技術挑戰已經到位,並在封裝廠之間形成激烈的競爭。...
2018 年 05 月 24 日

大廠競相投入 扇出型晶圓級封裝漸成主流

FOWLP自2016年以來,已成為半導體產業眾所矚目的焦點,盡管FOWLP在設計上有其限制,但靠著本身低成本、高效能的特性,FOWLP在市場上仍占有一席之地,隨著3D IC技術持續發展,FOWLP聲勢也持續看漲。
2018 年 04 月 16 日

暫時接合材料創新  FOWLP製程實現高接合密度

扇出型晶圓級封裝(FOWLP)技術可實現高接合密度,擴大低價封裝可支持的I/O數量,並降低成本。相比當前的其他技術而言,該技術可減少芯片占位面積,提高接合密度,改善布線情況,並降低封裝厚度。
2018 年 01 月 20 日

明導設計工具推陳出新 封測產業聯手因應InFO威脅

IC尺寸日趨精緻、效能要求不減反增,礙於物理上的限制,不得不向2.5D、3D或扇出型晶圓級封裝(FO-WLP)等高密度先進封裝(HDAP)形式發展。針對此類接腳(Pin)數超過1萬、傳統工具難以因應的封裝設計,明導國際(Mentor)以Xpendition為基礎,6月中旬推出整合設計、Layout與多重檢驗工具的完整解決方案;同時與艾爾克(Amkor)等委外封裝測試(OSAT)廠商合作、推動Mentor...
2017 年 06 月 20 日

日月光/矽品搶進FO-WLP Cadence布局不缺席

IC設計與封裝設計的界線越來越模糊,台積電的InFO封裝技術,更讓許多專業封測廠捏了把冷汗。目前台積電InFO封裝所搭配的主要EDA工具由益華電腦(Cadence)提供,雙方有很深入的合作夥伴關係,不過,Cadence並未獨厚台積電,同時也正與日月光、矽品等專業委外封測廠(OSAT)攜手發展與InFO類似的Fan-out...
2017 年 03 月 30 日