AI人機協作降半導體製程開發成本(1)

製造半導體晶片的瓶頸之一,是開發電晶體和記憶體儲存單元[1、2]的化學電漿製程所需的成本越來越高。這些製程仍然是由訓練有素的工程師以人工方式進行開發,透過尋找機台上的參數組合,以便在矽晶圓[3]上產出可接受的結果。電腦演算法所面臨的挑戰是,由於獲得數據的成本較高,可用的實驗數據有限,因此很難建立精確到原子級的預測模型。...
2023 年 09 月 04 日

Lam Research宣布2022年ESG報告

Lam Research科林研發宣布,隨著2022年環境、社會和公司治理(ESG)報告的發布,公司在實現ESG目標上取得了可量化的進展。 科林研發總裁暨執行長Tim Archer說,半導體在形塑我們的未來上持續發揮著至關重要的角色,但更大的機會也意味著更大的責任。在我們繼續創新下世代技術突破的同時,我們必須考慮到我們產業和地球的長期永續性。...
2023 年 08 月 02 日

Lam Research推出晶邊沉積方案 晶圓良率更上層樓

在晶圓製造的過程中,一再重複的製程很容易導致殘留物和微粗糙沿著晶圓邊緣積聚,降低晶片生產良率。為解決此一問題,科林研發(Lam Research)近日發表了一款晶邊沉積解決方案,藉由在晶圓邊緣兩側沉積一層專有保護膜,可防止殘留物和微粗糙堆積在晶圓邊緣,進而提升良率。...
2023 年 06 月 28 日

SPARC沉積薄膜有效克服訊號串擾(2)

隨著寄生電容越來越大,閘極之間以及閘極和閘極接點之間,也增加了串擾的風險。自有電子產品以來,串擾問題就一直存在,幸運的是,業界已熟知它的解決之道:隔離。 SPARC實現均勻沈積 在前 3D 世代,尋求隔離解決方案的製程和整合工程師可利用通過驗證的可調變平面介電層或均勻一致的...
2023 年 04 月 27 日

SPARC沉積薄膜有效克服訊號串擾(1)

隨著寄生電容越來越大,閘極之間以及閘極和閘極接點之間,也增加了串擾的風險。自有電子產品以來,串擾問題就一直存在,幸運的是,業界已熟知它的解決之道:隔離。 假設使用者在一個擠滿人群的大房間裡,每個人都有使用者需要的重要訊息。雖然他們都樂意告訴使用者這個訊息,但問題是,環境中的每個人全都同時在說話。房間裡的人越多,就越難從周圍的嘈雜聲中區隔出某個特定人所說的話。這個問題就是串擾,根據維基百科的定義,它是「當一個訊號在傳輸系統的一個電路或通道上傳輸時,對另一個電路或通道造成不良影響的任何現象」。如果使用者是記憶體和邏輯元件產業的從業人員,製造具數十億個...
2023 年 04 月 27 日

減少高圖案密度區域金屬腐蝕 半導體CMP製程可靠性提升

在許多記憶體和邏輯元件的半導體製程中,都需要用到化學機械平坦化(CMP)。CMP可用來在半導體製程中創建平坦表面,實現均勻的層厚,並在下一個製程步驟之前最佳化元件拓樸。然而,由於製程中的移除率不同,在CMP之後,半導體元件的表面往往會出現不均勻的現象。
2022 年 04 月 09 日

3D NAND將成市場主流 蝕刻/沉積/檢測設備更加關鍵

據Yole Developpement最新發表的《2020年3D NAND製造設備與材料》報告,由於3D NAND由於具有優異的發展潛力,可實現密度更高、位元成本更低的NAND記憶體,因此已成為NAND技術未來的發展趨勢。預估到2025年,3D...
2020 年 11 月 12 日

挑戰Mega柱體均勻度/RDL導孔最佳化 ECD製程異質整合多方並進

PC、汽車、IoT、醫療、行動和機器人,以及機器學習和AR/VR等多樣化應用帶動電子產業的發展。這些看似截然不同的應用,不僅都需要互聯網的功能,而且也都要求更高的效能與可靠性、更低的功耗和成本,以及更小的外型尺寸。多重的需求為異質整合技術帶來共同挑戰,並影響銅電化學沉積(ECD)製程。
2020 年 04 月 30 日

晶片微縮難度高 半導體製程技術日新又新

人工智慧(AI)、自動駕駛、車聯網、5G等應用相繼興起,且皆須使用到高速運算、高速傳輸、低延遲、低耗能的先進功能晶片,10奈米以下的先進製程重要性也與日俱增,同時也成為晶圓代工廠重要獲利來源;台積、三星兩大晶圓代工廠繼實現7奈米之後,皆致力朝5奈米、3奈米發展。然而,半導體製程節點越來越先進,意味著需要更新穎的技術支援以進行加工製造,因此,除了晶圓代工廠外,半導體設備商也相繼研發新一代技術。
2019 年 09 月 05 日

滿足效能/外形尺寸需求 扇出型晶圓級封裝技術前景佳

超越摩爾定律(More than Moore)的潮流已經擴展到封裝領域。針對電熱效能及功率消耗的提昇,封裝技術扮演了非常重要的角色。
2017 年 05 月 22 日

四大趨勢驅動 薄膜/蝕刻設備後勢看俏

儲存型快閃(NAND Flash)記憶體、鰭式場效電晶體(FinFET)、多重曝光(Multiple Patterning)及晶圓級封裝(Wafer Level Package)等四大技術抬頭,將為半導體設備供應商開創新的發展契機,其中,薄膜沉積與蝕刻設備業者更將是最大的受惠者。 ...
2015 年 09 月 08 日

先進製程加速推展 半導體設備綻放新商機

先進製程將刺激半導體設備新商機。半導體廠全力衝刺1x奈米FinFET與3D IC先進製程,已帶動新一波設備需求,吸引微影、蝕刻和晶圓缺陷檢測等設備供應商積極卡位,並競相發展可支援更高電晶體密度和立體晶片堆疊架構的解決方案。
2013 年 09 月 07 日