3D NAND供需漸趨平衡 控制器偵錯/頻寬升級成為新重點

直到2017年上半,3D NAND記憶體由於產能提升速度不如預期,受到越來越多質疑。所幸,隨著各大記憶體供應商陸續進入64層3D NAND世代,目前業界已找到讓產能穩定下來的甜蜜點,供給可望自下半年起逐漸回穩。在記憶體供應無虞的情況下,接下來3D...
2017 年 08 月 31 日

賽靈思新錯誤校正IP實現新一代快閃應用

賽靈思(Xilinx)推出低密度奇偶校驗(LDPC)錯誤校正IP基礎,為雲端與資料中心儲存市場實現各種新一代快閃型應用。由於各種3D NAND技術讓NAND快閃記憶體不斷精進,LDPC錯誤校正已成為一項關鍵的核心功能,以因應現今儲存解決方案對可靠度和耐用度的嚴格要求。 ...
2015 年 08 月 19 日

簡化MIMO系統設計 LDPC/RA編碼成顯學

低密度同位元檢測(Low Desnsity Parity Check Code, LDPC)及重複累加(Repeat Accumulate, RA)編碼在通訊系統中將大行其道。為了簡化MIMO系統的設計複雜度,學界早已開始使用LDPC及RA編碼來取代行之多年的渦輪編碼(Turbo...
2014 年 10 月 03 日

邁入3D NAND時代 SSD供應鏈廠勢力板塊丕變

3D NAND Flash供應鏈生態系統將發生鉅變。邁入3D NAND Flash時代後,SSD及其控制器的開發技術難度將大增,促使NAND Flash記憶體大廠紛紛跨足下游領域,藉此掌握關鍵的核心技術,並加快3D...
2014 年 03 月 15 日

借力2x奈米製程 3D NAND控制器克服ECC挑戰

三維儲存型快閃(3D NAND Flash)記憶體控制器製程將邁入2x奈米。3D NAND Flash記憶體發展正日益加溫,然其堆疊式的設計架構將導致錯誤碼修正(ECC)挑戰大增,因此NAND Flash控制器廠商已開始導入低密度奇偶校驗碼(LDPC)技術,並搭配更先進的2x奈米製程,以強化ECC效能,同時微縮控制器體積。 ...
2014 年 02 月 13 日

競逐家庭聯網商機 無線與有線技術混搭風起

無線與有線技術混搭的家庭聯網異軍突起。在Wi-Fi整合1Gigabit乙太網路、G.hn、xDSL等有線技術的聯網解決方案競相出籠之下,讓日益擁擠的網路提供更順暢且無縫傳輸的高畫質影像,正逐步擴大在網通設備市占。
2012 年 07 月 22 日

艾薩量產第二代40奈米LDPC硬碟讀取通道

LSI宣布針對硬碟(HDD)產品市場,開始量產可整合至系統單晶片(SoC)的 TrueStore RC9700讀取通道IP。其為一款採用低密度奇偶校驗碼(LDPC)重覆運算解碼架構的第二代 40奈米讀取通道,目前已開始量產,可望加速新一代高儲存容量硬碟的上市時程。 ...
2011 年 07 月 20 日