FPGA原型建構曠日費時 Cadence提出新解法

由於市場對晶片功能的整合度要求持續提升,加上半導體製程進步,單一晶片上具有數千萬,甚至上億個閘極的SoC,現在已經比比皆是。但對IC設計者而言,不斷膨脹的晶片規模,已經使開發團隊必須用更長的時間來完成用FPGA建構晶片原型的作業。有鑑於此,益華電腦(Cadence)近日發表新一代原型建構系統Protium,可協助IC設計團隊用更快速度建構出晶片原型,進而加快產品開發時程。...
2020 年 04 月 01 日

Cadence與CIC攜手 為台灣AI晶片研發打底

為提升台灣人工智慧(AI)研發能量,益華電腦(Cadence Design Systems)與國家實驗研究院晶片系統設計中心(CIC)共同宣佈將強化合作關係,透過提供設計驗證加速模擬平台,以及共同建置的SoC設計及驗證環境,協助學界將研發成果與產業效益連結。雙方也將合作驗證培育課程,協助學界加速開發新一代AI晶片應用並培植產業人才。...
2018 年 03 月 26 日

益華新平台加速瑞昱單晶片系統驗證

益華(Cadence)宣布旗下Cadence Palladium XP平台獲瑞昱(Realtek Semiconductor)採用,成功加速其單晶片系統(SoC)的開發與驗證。該平台是益華系統開發套件(System...
2015 年 08 月 17 日