提高AI效能/縮短上市時程　Kyocera/Vicor合作開發先進合封電源方案

Kyocera與Vicor近日宣布將合作開發新一代合封電源解決方案，以提高效能並同時縮短新興處理器技術的上市時間。Kyocera將運用既有封裝、模組基板及主機板設計技能將電源及資料的傳輸整合在處理器封裝內；而Vicor則提供合封電源電流倍增器(PoP)，實現處理器所需的高密度、大電流的傳輸需求。雙方可藉由這個合作解決更高效能處理器快速發展所面臨的問題，包括高速I/O、高電流需求及複雜性的相應增長等。...
2019 年 04 月 19 日

感測器大發　微機電封裝2022年產值達64.6億美元

根據市調機構Yole Développement的調查，MEMS微機電元件封裝市場將從2016年的25.6億美元成長到2022年的64.6億美元，年複合成長率為16.7%。MEMS元件的特點是各種不同的設計和製造技術，沒有標準化的製程。因此，許多技術挑戰已經到位，並在封裝廠之間形成激烈的競爭。...
2018 年 05 月 24 日

大廠競相投入　扇出型晶圓級封裝漸成主流

FOWLP自2016年以來，已成為半導體產業眾所矚目的焦點，盡管FOWLP在設計上有其限制，但靠著本身低成本、高效能的特性，FOWLP在市場上仍占有一席之地，隨著3D IC技術持續發展，FOWLP聲勢也持續看漲。
2018 年 04 月 16 日

暫時接合材料創新 　FOWLP製程實現高接合密度

扇出型晶圓級封裝(FOWLP)技術可實現高接合密度，擴大低價封裝可支持的I/O數量，並降低成本。相比當前的其他技術而言，該技術可減少芯片占位面積，提高接合密度，改善布線情況，並降低封裝厚度。
2018 年 01 月 20 日

嵌入式運算設備追求小型化　3D封裝解決POL散熱難題

工業電腦、閘道器等嵌入式運算設備，為了降低成本、方便用戶進行布署，在外觀設計上都越來越小巧。但這類設備內部的電源負載並沒有因此而減少，因此負載點(POL)電源的功率密度要求持續提升。然而，工程師在選擇POL模組時，不只要注意功率密度，還要考量模組的散熱性能。
2017 年 08 月 14 日

明導設計工具推陳出新　封測產業聯手因應InFO威脅

IC尺寸日趨精緻、效能要求不減反增，礙於物理上的限制，不得不向2.5D、3D或扇出型晶圓級封裝(FO-WLP)等高密度先進封裝(HDAP)形式發展。針對此類接腳(Pin)數超過1萬、傳統工具難以因應的封裝設計，明導國際(Mentor)以Xpendition為基礎，6月中旬推出整合設計、Layout與多重檢驗工具的完整解決方案；同時與艾爾克(Amkor)等委外封裝測試(OSAT)廠商合作、推動Mentor...
2017 年 06 月 20 日

滿足效能/外形尺寸需求　扇出型晶圓級封裝技術前景佳

超越摩爾定律(More than Moore)的潮流已經擴展到封裝領域。針對電熱效能及功率消耗的提昇，封裝技術扮演了非常重要的角色。
2017 年 05 月 22 日

日月光/矽品搶進FO-WLP　Cadence布局不缺席

IC設計與封裝設計的界線越來越模糊，台積電的InFO封裝技術，更讓許多專業封測廠捏了把冷汗。目前台積電InFO封裝所搭配的主要EDA工具由益華電腦(Cadence)提供，雙方有很深入的合作夥伴關係，不過，Cadence並未獨厚台積電，同時也正與日月光、矽品等專業委外封測廠(OSAT)攜手發展與InFO類似的Fan-out...
2017 年 03 月 30 日

物聯網設計要求日益嚴苛　MEMS導入SiP封裝前景可期

許多專家正關注著迎面而來數位時代的第三波大浪潮--萬物互聯(Internet of Everything, IoE)，也就是稱之為物聯網(IoT)的時代，此前的第一波是個人電腦(PC)時代，第二波是手機時代，第三波則是物聯網的時代，以在前兩波的積累發力，將日常生活中更多的物件聯網，創造更舒適、便利及安全的生活。
2016 年 09 月 29 日

InFO技術發展潛力佳　明導祭出新驗證解決方案

看好整合扇出型封裝(Integrated fan-out,InFO)技術未來發展，明導國際(Mentor Graphics)宣布推出一款結合設計、版圖布局和驗證的解決方案，為InFO晶圓級封裝技術的設計應用提供支援。該解決方案包含Calibre...
2016 年 06 月 28 日

因應輕薄短小/多功能/低功耗需求　SiP技術大展身手

隨著物聯網時代來臨，全球終端電子產品漸漸走向多功能整合及低功耗設計，因而使得可將多顆裸晶整合在單一封裝中的SiP技術日益受到關注。除了既有的封測大廠積極擴大SiP製造產能外，晶圓代工業者與IC基板廠也競相投入此一技術，以滿足市場需求。
2016 年 06 月 16 日

錫球封裝面臨微縮瓶頸　銅柱搭配錫銀封蓋前景看好

先進的封裝技術為了製造出間距更小的接點，紛紛改採銅柱或其他微型柱來進行封裝。然而，受限於製程技術限制，目前業界還是需要在銅柱上方覆蓋錫銀封蓋，來實現理想的封裝。
2016 年 06 月 04 日
近期研討會 More
白皮書

【工程師必備收藏】SiC引領能源新革命: 高效儲能與轉換系統設計指南

2024 年 10 月 14 日

【免費下載】解鎖未來智慧車關鍵議題！免費下載《AI智慧車與智慧座艙》白皮書

2024 年 09 月 18 日

【成功案例分享】即刻下載！ROHM使用Siemens Tanner提供一流的dual MOSFET元件

2024 年 05 月 07 日

【熱門白皮書】快來下載！類比混合訊號驗證方法論

2024 年 01 月 31 日

【重磅白皮書】立刻下載！實惠且全面的3D堆疊晶粒元件測試

2024 年 01 月 31 日
重磅專訪

XR產業協會理事長鄭育鎔：智慧頭戴裝置內容為王

2024 年 12 月 09 日

Synaptics總裁兼執行長Michael Hurlston：押寶Edge AI應用擴大台灣布局

2024 年 12 月 04 日

專訪ADI資深區域銷售經理陳曜桎　智慧解決方案賦能AI無極限

2024 年 12 月 03 日

神盾董事長羅森洲：Chiplet/IP擁抱AI轉型

2024 年 12 月 02 日

u-blox CEO Stephan Zizala：數位轉型挑戰AIoT解題

2024 年 11 月 18 日
最新文章

愛德萬測試推出ACS Gemini開發者平台

2024 年 12 月 13 日

芝程推出生成式AI機器人結合體徵感測功能

2024 年 12 月 13 日

BV助大同獲台電60MW冬山儲能專案認證

2024 年 12 月 13 日

ROHM/台積公司建立戰略合作夥伴關係

2024 年 12 月 13 日

晶睿通訊2024全球安防排名14位

2024 年 12 月 13 日
編輯推薦

挑戰七埃米製程　imec提出雙列CFET結構

2024 年 12 月 09 日

光電交接拉開序幕　生成式AI驅動HPC I/O革命

2024 年 12 月 05 日

掌握技術特性　蕭特基二極體應用更上手(1)

2024 年 12 月 02 日

可程式化移相器問世　光子晶片設計彈性大增(1)

2024 年 11 月 12 日

汽車Tier 1加速三電轉型　ADAS/車聯網齊頭並進(1)

2024 年 11 月 11 日
城邦文化事業股份有限公司版權所有、轉載必究．Copyright(c) 2004 - 2024 Cite Publishing Ltd.