執行硬體架構運算分析 車用FPGA功能安全不妥協(下)

若進行定量分析,可以得出運算系統的單點、潛在和概率故障指標。失效模式影響診斷分析(FMEDA)是一種定量分析,用於推導出系統的單點和潛在故障指標。
2022 年 03 月 19 日

Mentor/Arm攜手優化下一代IC功能驗證

Mentor近日與Arm深化合作,協助積體電路(IC)設計人員優化其基於Arm設計的功能驗證。透過此項合作,Arm設計審閱計畫(Design Reviews Program)現可向客戶提供Mentor功能驗證工具的專業知識,藉以優化基於Arm的晶片級系統(SoC)設計。...
2020 年 10 月 29 日

新思推RTL Architect加速設計收斂

新思科技(Synopsys)近日宣布RTL Architect即刻上市,該創新產品可有效加速RTL設計收斂(Design Closure),促進整體晶片設計流程的向左推移(Shift-left)。新思科技的RTL...
2020 年 04 月 17 日

賽靈思推出Vivado 2015.3提升設計效率

賽靈思(Xilinx)宣布推出Vivado設計套件2015.3版,可讓平台和系統開發人員運用專為各種市場應用設計的隨插即用型IP子系統在更高的抽象層工作,進而增加設計效率和降低開發成本。而全新的IP子系統與加強功能的Vivado...
2015 年 10 月 20 日

SoC異質IP整合挑戰高 形式驗證工具行情看俏

明導國際(Mentor Graphics)發布新一代Questa形式驗證(Formal Verification)平台。隨著整合多元矽智財(IP)的系統單晶片(SoC)架構趨於複雜,IC設計商正紛紛尋求更優異的驗證方案。由於僅依賴模擬(Simulation)驗證難以精確掌握布局缺失,因此,明導國際遂推出自動化形式驗證平台,以便在晶片進入模擬階段前,先一步改進邏輯電路問題,加速設計時程並提升成功率。
2012 年 11 月 11 日

晶片技術商業難題迎刃解 形式化驗證不容輕忽

來自世界各地的晶片設計者都認為,透過應用先進的形式化驗證技術,不僅可以解決設計者在技術與商業上的問題,更提供相當高的投資報酬(ROI)。這類工具軟體可以驗證工作中最困難的過程,使設計結構清楚且正確,讓設計者擁有更強大的能力,促進設計再利用,驗證關鍵性的功能,降低設計過程的瓶頸,甚至可以對完成的晶片進行除錯。
2010 年 12 月 16 日

專訪Jasper總裁暨執行長Kathryn Kranen

為提高晶片設計與矽智財(IP)的重覆使用性,利用形式特性驗證(Formal Property Verification)來確保晶片功能正確性的作法已漸成氣候,不但有助降低產品開發風險,更可大幅縮減人力,將使目前主流的模擬(Simulation)驗證技術逐漸式微,退守其利基應用領域。
2010 年 09 月 30 日

Avnet推出Virtex-6 FPGA DSP開發工具

安富利(Avnet)旗下的安富利電子元件宣布推出Xilinx Virtex-6現場可編程閘陣列(FPGA)數位訊號處理器(DSP)開發工具套件,本套件是為DSP設計而打造,是賽靈思目標設計平台(Xilinx...
2010 年 04 月 28 日