JESD 204B介面助力 多重ADC訊號取樣同步化達陣

對系統設計者來說,要將多重類比數位轉換器(ADC)所取樣的訊號進行同步化處理,是相當棘手的挑戰;而藉由在JESD 204B接收器內導入適當的彈性化緩衝延遲,設計人員將可讓元件間取樣失真與整個系統已知的確定性延遲對準,輕鬆達成同步化。
2013 年 07 月 29 日