益華Allegro SiP和PVS技術滿足台積公司InFO封裝

益華電腦(Cadence)宣布旗下系統級封裝(Allegro SiP)和實體驗證系統(PVS)實現技術已能完整支援台積公司(TSMC)的整合型扇出型(InFO)封裝技術。透過提供可自動化設計規則檢查(DRC)流程的整合式解決方案,Allegro...
2015 年 10 月 08 日

手機/物聯網持續挹注半導體成長動能

未來幾年手機仍將持續推動半導體成長。台積電感測暨顯示器業務開發處資深處長劉信生表示,市場研究報告紛紛指出手機出貨成長將趨於緩和,然而由於現階段還未出現足以取代其地位的其他電子產品,所以手機成長是否趨緩仍有待觀察,當下手機仍是半導體產業重要的成長引擎。 ...
2015 年 09 月 02 日

半導體廠CAPEX排名 三星蟬聯第一/台積躍升第二

為維持市場競爭力,各大半導體廠商無不砸下重本投資研發。根據市場研究機構Semico Research統計,2015年半導體廠的總資本支出額預估可達687億美元,較2014年的633億成長9%,並打破2011年638億美元的記錄。 ...
2015 年 07 月 09 日

量宏啟用首座工廠 量子薄膜影像感測器邁入商用

量子薄膜(QuantumFilm)技術將展翅高飛。量宏(InVisage)宣布在台啟用全球首座5奈米製程工廠,並採用台積電的晶圓,以自有的沉積製程來製作量子薄膜影像感測器;今年也是量子薄膜技術應用在影像感測器的重要里程碑,因為量宏在過去8年來投入大量金錢研發該技術,而今年設置工廠後,意味著將從研究階段邁入生產階段。 ...
2015 年 06 月 12 日

高階封測需求看漲 科磊推WLP檢測工具搶商機

先進製程演進引發高階封測設備新商機。因應電子產品輕薄設計要求,IC製程技術不斷微縮,連帶使得高階封裝技術需求持續提升,有鑑於此,科磊(KLA-Tencor)推出兩款晶圓級封裝(Wafer-Level Packaging,...
2015 年 05 月 05 日

借力台積電 海思推出16FinFET網通處理器

海思半導體採用台積電16FinFET製程,成功產出首顆以鰭式場效電晶體(FinFET)製程和安謀國際(ARM)架構為基礎的網通處理器,除可大幅提升運算效能外,更支援次世代虛擬化網路應用。 ...
2014 年 09 月 26 日

迎接超摩爾定律時代 台積電厚實OIP資源

晶圓廠正摩拳擦掌迎接超越摩爾定律(More-than-Moore)時代來臨。為了穩固先進製程的研發資源,以及為成熟製程增添附加價值,晶圓廠正積極與矽智財(IP)、電子設計自動化(EDA)業者密切合作;而身為晶圓廠一哥的台積電(TSMC),近年來即積極厚實開放創新平台(Open...
2014 年 09 月 17 日

円星USB 3.0實體層IP通過台積電驗證

円星科技宣布,以台積電55奈米(nm)低功率製程技術開發的USB 3.0實體層矽智財(IP),已成功完成台積電矽智財驗證中心之測試,並已廣泛獲得台灣IC設計客戶採用,可望加速客戶產品上市時程。 ...
2014 年 02 月 24 日

打造生活化穿戴式裝置 SiP技術扮要角

系統級封裝(SiP)微型化技術將實現更生活化的穿戴式裝置。SiP微型化技術可將穿戴式裝置關鍵元件整合於極小的單一封裝,不僅大幅簡化電路板設計,還能節省系統端測試時間,讓設計人員可更專注於創造差異化,打造更符合消費者需求的產品。
2013 年 11 月 25 日

強化處理器戰力 瑞芯微投入64位元/八核心研發

繼蘋果(Apple)、三星(Samsung)之後,瑞芯微電子亦計畫於2014年發布64位元架構和八核心應用處理器,準備大舉擴張在平板裝置、智慧電視盒(Smart TV Box)、筆記型電腦、桌上型電腦等運算應用市場的勢力版圖。 ...
2013 年 10 月 22 日

高整合晶片需求旺 3D IC/WLP設備和材料銷售揚

行動裝置發展熱潮持續升溫,驅動晶片商加緊導入3D IC與晶圓級封裝(Wafer-level-packaging, WLP)技術,開發更高整合度的解決方案,因而推升相關設備與材料需求。Yole Developpement預估,2013年3D...
2013 年 06 月 17 日

益華/台積強化FinFET製程合作關係

益華電腦(Cadence Design Systems)宣布與台積電簽署一份為期多年的協議,針對行動、網路架構、伺服器與現場可編程閘陣列(FPGA)應用軟體的先進製程設計,開發16奈米鰭式電晶體(FinFET)技術專屬設計基礎架構。這項深度合作在設計流程中比一般更早的階段便已展開,將有效解決FinFET專屬的設計挑戰。 ...
2013 年 04 月 15 日