連結跨國資源 工研院3DIC實驗室啟用

工研院於日前成立三維立體積體電路(3DIC)研發實驗室,樹立台灣晶片技術由平面走向立體堆疊與異質整合的里程碑。該實驗室在經濟部科專計畫的支援下,預計在4年間投入新台幣16億元的研發經費,並在先進堆疊系統與應用研發聯盟(...
2010 年 07 月 02 日

3D IC鴨子划水 記憶體打頭陣

近期三維晶片(3D IC)話題雖持續升溫,但卻出現正反兩方的看法。反對者的論點是以製程演進腳步來看,認為現今探討3D IC恐怕言之過早;但記憶體廠商則指出,立體封裝技術有助大幅縮減尺寸空間,可滿足可攜式裝置輕薄短小的需求。 ...
2010 年 02 月 26 日

後段驗證流程待突破 3D IC量產化挑戰重重

在學界與研究機構的努力下,以立體架構實現晶片設計已不是遙不可及的理想。然而,學術研究與產業的需求畢竟不同。對於以概念驗證為出發點的學界而言,3D IC的量產性並非其主要考量,因此其所使用的設計輔助工具即便驗證功能仍不完備,仍不影響其應用;但產業界若要導入3D...
2010 年 02 月 22 日

立體封裝為輔 掌握IC核心技術才是王道

在矽穿孔(TSV)技術的加持下,立體封裝技術之演進不但更加成熟,更被不少廠商視為未來突破摩爾定律(Moore’s Law)之關鍵。不過,也有業界人士認為,無論封裝技術如何發展,仍應掌握晶片設計的核心技術才有商機。 ...
2010 年 02 月 11 日

缺乏EDA工具支援 3D IC設計進展牛步

目前3D IC整合技術的研發仍以製程技術為主,而矽穿孔(Through-silicon-via, TSV)更是其中最熱門的技術之一,由於TSV可以讓同樣尺寸的晶片封裝內容納更多的電晶體,亦可有效縮短各元件之間的連線長度,提升效能,因此受到矚目。
2010 年 01 月 18 日

3D IC/DDR3帶動半導體CAPEX反彈

在技術轉換需求的激勵下,2010年全球半導體資本設備支出預期將勁揚45.3%,並自2010年底起一路大幅成長至2011年。   Gartner研究副總Dean...
2009 年 12 月 15 日

異質整合當道 半導體商加碼先進封裝技術

製程微縮已不再是半導體方案發展的唯一出路。在晶圓代工業者與研究機構通力合作下,利用3D、矽穿孔等技術達到異質晶片整合的設計方法,已開始由實驗室走向商用量產,並成為實現未來創新應用方案的重要途徑。
2009 年 11 月 02 日

台積電與IMEC/SVTC攜手「超越摩爾」

為進一步強化異質整合技術能力,台積電日前先後與歐洲最大的奈米微電子技術研究機構IMEC及美國以從事研發為主的晶圓廠SVTC合作,分別成立創新育成聯盟,期加快創新技與產品的商用化速度。  ...
2009 年 10 月 30 日

異質整合當道 封裝技術成半導體顯學

封裝技術已逐漸凌駕晶圓製程技術,成為未來半導體功能整合時不可或缺的關鍵能力。尤其在超越摩爾定律(More than Moore)與異質整合等新發展思潮的帶動下,包括三維晶片(3D IC)與矽穿孔(TSV)等先進封裝技術更是半導體製造商與IC設計業者戮力布局的新重點。 ...
2009 年 10 月 08 日