ADI低抖動頻率合成器支援GSPS資料轉換器

Analog Devices(ADI)推出針對高性能超寬頻資料轉換器和同步應用的800MHz至12.8GHz頻率合成器ADF4377。此頻率合成器透過超乾淨時脈源驅動訊號採樣過程,實現卓越的訊號雜訊比性能,基於ADF4377,新一代寬頻接收器和發送器可運用更高水準的動態範圍,提高接收器靈敏度和發送器頻譜純度。ADF4377頻率合成器的歸一化頻內相位雜訊低至...
2022 年 06 月 24 日

R&S新FSPN符合高穩定訊號源應用

羅德史瓦茲(R&S)推出R&S FSPN,專門用於相位雜訊分析和VCO測試R&S推出新產品R&S FSPN,用於需求嚴苛的高穩定信號源應用中,進行的高速且即時相位雜訊測量,該產品具備極高的靈敏度、準確度和可靠性。作為純相位雜訊分析儀和VCO測試儀,R&S...
2021 年 10 月 14 日

ADI提供微波應用四頻段VCO寬頻功能

亞德諾半導體(ADI)日前推出一系列四頻段壓控振盪器(VCO),可在不犧牲相位雜訊性能的條件下提供寬頻功能。當運用於現今射頻和微波環境時,全新四頻段VCO可提供比窄頻VCO更寬的射頻回應和更高的頻率彈性。相較於傳統單頻段寬頻VCO可提供更低的相位雜訊,同時電流消耗可持續保持低水準,相關特性使終端應用可更快進入市場。...
2020 年 12 月 11 日

貿澤供貨ADI低相位雜訊寬頻合成器

貿澤電子(Mouser)即日起開始供應亞德諾半導體(ADI)含整合式電壓控制振盪器(VCO)的ADF5610寬頻合成器。ADF5610具有出色的效能和彈性,適合航太與國防、無線基礎架構、微波點對點鏈路、電子測試與測量及衛星終端機等各種市場應用。...
2019 年 12 月 13 日

貿澤供貨微波寬頻合成器

貿澤電子(Mouser),即日起開始供應亞德諾(ADI)ADF4371和ADF4372微波寬頻合成器。ADF4371為目前頻率高的合成器之一,可提供62MHz至32GHz的射頻輸出範圍;此外,ADF4372能在62MHz至16GHz範圍內作業,適用於不需高頻的設計。...
2019 年 11 月 25 日

德州儀器推出12位元類比轉數位轉換器

德州儀器(TI)近日推出了一款類比轉數位轉換器(ADC),和具有整合電壓控制振盪器(VCO)的鎖相回路(PLL),其可提供最寬頻寬、最低相位雜訊和最高動態範圍。寬頻ADC12DJ3200是最快的12位元ADC,傳送速率可達6.4GSPS。LMX2594是款寬頻PLL解決方案,可在不使用內部增倍器的情況下,產生高達15GHz的頻率。...
2017 年 06 月 12 日

是德新款超低雜訊濾波器滿足高靈敏度裝置精密量測

是德科技(Keysight Technologies)日前宣布推出適用於Keysight B2961A和B2962A 6位半低雜訊電源的全新大電流、超低雜訊濾波器,可提供500mA的大電流,並維持低至10...
2016 年 05 月 24 日

TI整合電壓控制振盪器降低系統複雜度

德州儀器(TI)推出了具有整合電壓控制振盪器(VCO)之高效能鎖相迴路(PLL)– LMX2582/LMX2592。由於具有業界較低的相位雜訊,新產品的單晶片架構可以幫助設計人員達到之前只能由數個獨立式裝置實現的效能等級。 ...
2016 年 03 月 11 日

ADI時脈抖動衰減器滿足基地台應用

亞德諾半導體(ADI)近期日前發表新款高性能時脈抖動衰減器– HMC7044,專為支援JESD204B串列介面標準所設計,適用於連接基地台設計中的高速資料轉換器與現場可編程閘陣列(FPGA)。 ...
2015 年 09 月 23 日

凌力爾特低壓差LDO可驅動具雜訊敏感度應用

凌力爾特(Linear Technology)日前發表超低雜訊、超高電源鏈波抑制比(PSRR)低壓差線性穩壓器(LDO)–LT3042。其獨特的設計具備10kHz僅2nV/√Hz的超低Spot雜訊,以及跨10~100kHz頻寬的0.8μVRMS輸出雜訊,同時擁有卓越的低頻和高頻PSRR性能。 ...
2015 年 03 月 02 日

亞德諾推出JESD204B時脈和SYSREF產生器

美商亞德諾(ADI)推出JESD204B時脈和SYSREF產生器–AD9528,專為支援長期演進技術(LTE)和多載波全球行動通訊系統(GSM)基地台設計、軍用電子系統、射頻(RF)測試儀器與其他新興寬頻RF每秒千兆次採樣(GSPS)資料擷取訊號鏈的時脈要求。 ...
2015 年 01 月 05 日

JESD 204B介面助力 多重ADC訊號取樣同步化達陣

對系統設計者來說,要將多重類比數位轉換器(ADC)所取樣的訊號進行同步化處理,是相當棘手的挑戰;而藉由在JESD 204B接收器內導入適當的彈性化緩衝延遲,設計人員將可讓元件間取樣失真與整個系統已知的確定性延遲對準,輕鬆達成同步化。
2013 年 07 月 29 日