克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

集多種人機互動技術於一身 智慧電視操作更Easy

2014 年 01 月 10 日

善用軟性貼覆式溫度偵測器 機電設備降低過溫損壞風險

2016 年 01 月 16 日

支援多重工業通訊協定 SoC FPGA加快多軸馬達設計

2015 年 03 月 15 日

滿足垂直產業特殊任務需求 AI Edge彈性成就關鍵應用

2021 年 10 月 31 日

電源/訊號網路分道揚鑣好處多 晶背供電將成大勢所趨

2022 年 12 月 19 日

運算效能需求再突破 AI PC大舉導入高速記憶體(2)

2024 年 05 月 15 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行