專訪Jasper總裁暨執行長Kathryn Kranen

作者: 王智弘
2010 年 09 月 30 日
為提高晶片設計與矽智財(IP)的重覆使用性,利用形式特性驗證(Formal Property Verification)來確保晶片功能正確性的作法已漸成氣候,不但有助降低產品開發風險,更可大幅縮減人力,將使目前主流的模擬(Simulation)驗證技術逐漸式微,退守其利基應用領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

沙漠綠洲--杜拜重金打造半導體特區

2008 年 07 月 02 日

專訪Silvaco台灣分公司副總經理杜啟平

2010 年 01 月 18 日

兼顧成本/品質/上市時間 雲端EDA擘畫IC設計新未來

2021 年 09 月 16 日

轉型腳步不停歇 EDA力助半導體數位競爭力

2022 年 01 月 15 日

生成式AI助手進軍EDA IC設計面臨大變革

2024 年 01 月 22 日

標準/設備互通成觸媒 TD-LTE發展星火燎原

2011 年 09 月 19 日
前一篇
凌力爾特PWM時脈涵蓋3.81Hz~1MHz
下一篇
凌力爾特推出Polyphase同步升壓控制器