益華宣布旗下Cadence Virtuoso布局依賴效應(Layout-Dependent Effects, LDE)Analyzer分析方案通過聯華電子認證，支援其28奈米HPCU製程技術，使用者能利用該解決方案來減輕客製/類比設計中的LDE，最多可將布局後重複作業減少至一半，並將設計收斂速度加快最多四成。
Cadence資深副總裁暨數位及簽核與系統驗證事業群總經理Anirudh Devgan表示，該公司與聯華電子合作，幫助顧客降低客製/類比設計中的布局依賴效應，而且已經得到雙方共同顧客的肯定。使用該解決方案的客戶於模擬時不再須要等候一個完整的電路布局驗證，以完成(LVS-clean)的布局來涵蓋LDE，因此能夠提高效率。
使用此一套件，使用者能夠及時採取行動，修正可能的設計問題，且也不須執行模擬就可檢查裝置電氣性質的一致性。此外，使用者還能夠在布局期間設定LDE電性匹配約束並執行單擊匹配檢查。最後，設計人員可及早執行根本原因分析，於差異造成模擬失敗前，搶先一步找出並解決差異。
聯華電子負責矽智財研發暨設計支援處的資深副總經理簡山傑表示，電晶體元件的特性會因使用環境、設置和密度而不同，此一套件讓從事28HPCU設計的客戶得以將規劃與預期結果之間的差距無縫橋接，更快從設計進入製造階段。」
益華網址：www.cadence.com
