芯科推出PCIe緩衝器簡化資料中心時脈設計

2014 年 12 月 09 日

芯科實驗室(Silicon Labs)推出專為伺服器、儲存和交換器之資料中心應用而設計的PCIe Gen1/2/3扇出緩衝器,擴展該公司不斷成長的PCIe時序產品線。藉由彈性的輸出數量選項,新型PCIe緩衝器能夠完整滿足98%基於x86的伺服器/儲存設備主機板的設計需求。


Silicon Labs時脈產品行銷總監James Wilson表示,行動互聯網流量和雲端運算正推動著更快、更高效能的資料中心設備選擇支援PCIe標準和主要x86規範的高精度時序解決方案。而符合x86規範的PCIe Gen3扇出緩衝器,將能大幅降低資料中心設備的功耗、成本和複雜性,並有效補足Silicon Labs的任意頻率時脈產生器系列,為伺服器、交換器和儲存設計提供了單晶片時脈樹解決方案。


超過90%的現有主機板設計依舊採用基於恆流輸出技術的PCIe緩衝器。為滿足這些現有市場需求,該款PCIe恆流緩衝器提供一個完全認證的直接替換相容解決方案,相較於傳統解決方案能耗可減少30%。


為了進一步降低功耗,Si5310x和Si5311x元件使用創新的推挽輸出架構,可提供低能耗的PCIe緩衝器系列產品。這些元件比恆流緩衝器減少60%的功耗,同時減少每路輸出所需的外部電阻器,顯著減少外部元件數量,簡化了印刷電路板(PCB)的設計。


芯科實驗室網址:www.silabs.com

標籤
相關文章

芯科時脈抖動計算工具簡化時序設計

2015 年 12 月 14 日

Silicon Labs宣布推出PCI Express Gen 5時脈/緩衝器

2019 年 05 月 03 日

宜鼎開發高速工業用/嵌入式系統儲存方案

2011 年 06 月 03 日

凌華3G-SDI高畫質影像擷取卡登場

2013 年 07 月 23 日

芯科聯網家庭解決方案首度亮相

2015 年 11 月 26 日

芯科隨插即用型模組簡化Wi-Fi連接設計

2016 年 03 月 03 日
前一篇
搶布V2V商機 u-blox收購Lesswire模組業務
下一篇
研華發表物聯網智慧雲端平台