英特爾晶圓代工(Intel Foundry)在2024年IEEE國際電子元件會議(IEDM)上公佈了新的突破，有助於推動半導體產業邁向下一個十年及更長遠的未來。英特爾晶圓代工展示了有助於改善晶片內互連的新材料，透過使用減材釕(Subtractive Ruthenium)提升電晶體容量達25%。此外，英特爾晶圓代工使用先進封裝的異質整合解決方案，首次讓吞吐量提高100倍，實現超快速晶片對晶片組裝。為了進一步推動環繞式閘極(GAA)微縮，英特爾晶圓代工也展示了矽RibbonFET CMOS和用於微縮2D FET的閘極氧化物模組的工作成果，可提高元件效能。
隨著半導體產業目標於2030年在單晶片容納1兆個電晶體，電晶體和互連微縮的突破，搭配未來的先進封裝能力，對於講求能源效率、高效能和更具成本效益的AI應用至關重要。半導體產業需要新的材料，以提升英特爾晶圓代工的PowerVia晶片背部供電解決方案，緩解互連密度和持續微縮的壓力，這是延續摩爾定律並推動半導體進入AI時代的關鍵。
英特爾晶圓代工已經確立了多種途徑，可以解決銅電晶體在未來節點互連微縮的預期限制，提升現有組裝技術，並繼續定義和規劃用於環繞式閘極微縮及未來的電晶體發展藍圖：
-
減材釕(Ru)：
為了提高晶片內的效能和互連，英特爾晶圓代工使用減材釕，是一種新的關鍵替代金屬化材料，使用薄膜電阻和氣隙，在互連微縮方面取得重大進展。該團隊在研發測試工具中展示適用於大量生產的減材釕整合製程，其具備氣隙特性，不需要在孔洞周圍保留光刻氣隙排除區，也不需要選擇性蝕刻的自對準孔洞。採用具備氣隙特性的減法釕，可在間距小於或等於25奈米(nm)時，降低線間電容幅度達25%，凸顯出金屬化方案的減材釕在緊密間距中替代銅鑲嵌的優勢。此一解決方案將會導入英特爾晶圓代工的未來節點中。
-
選擇性層遷移(Selective Layer Transfer, SLT)：
為了在先進封裝中實現超高速晶片對晶片的組裝，讓吞吐量提高100倍，英特爾晶圓代工首次展示了選擇性層遷移技術（SLT），此一異質整合解決方案讓超薄小晶片具有更高的彈性，相較於傳統的晶片對晶圓鍵合，晶粒尺寸可以更小、深寬比更高，進一步實現更高的功能密度，並為特定小晶片從一個晶圓到另一個晶圓的混合或熔接鍵合（Fusion bonding）提供更靈活且更具成本效益的解決方案，提高AI應用架構的效率和彈性。
-
矽RibbonFET CMOS：
為了將環繞式閘極RibbonFET矽微縮推向極限，英特爾晶圓代工展示了閘極長度為6奈米的矽RibbonFET CMOS電晶體，即便大幅微縮閘極長度和通道厚度，仍具有短通道效應和效能。縮短閘極長度為摩爾定律的關鍵基石之一，這項技術進展為閘極長度微縮展開新頁。
-
用於微縮GAA 2D FET的閘極氧化物：
為了進一步加速超越CFET的環繞式閘極創新，英特爾晶圓代工展示其在GAA 2D NMOS和PMOS電晶體製造的成果，閘極長度縮小至30奈米，並特別專注於閘極氧化物(Gox)模組的開發。這項研究呈現了業界對二維(2D)過渡金屬二硫族化物(TMD)半導體的研究，未來可能在先進電晶體製程中取代矽。
此外，英特爾晶圓代工繼續推進業界首個12吋/300毫米(mm)氮化鎵(GaN)技術的研究，用於功率供電和射頻(RF)電子產品的技術，與矽相比，可以提供更高的效能並承受更高的電壓和溫度。是業界首款在12吋GaN-on-TRSOI(Trap-Rich Silicon-On-Insulator)基板上製造的高效能微縮增強型氮化鎵金屬氧化物半導體高電子遷移率電晶體(GaN MOSHEMT)。GaN-on-TRSOI設計的基板可以透過減少訊號損耗，實現更好的訊號線性度，並透過背面基板處理實現先進整合方案，在射頻和功率電子產品應用中達成更高的效能。
英特爾晶圓代工也在IEDM會議中闡述了對先進封裝和電晶體微縮的未來願景，以滿足包括AI在內的各種應用需求，並確立了三個技術創新的關鍵推動力，以幫助未來的AI更加節能。
- 先進的記憶體整合以消除容量、頻寬和延遲瓶頸。
- 用於互連頻寬最佳化的混合鍵合。
- 具有相應連接解決方案的模組化系統擴充。
英特爾晶圓代工開發的電晶體能夠在超低電壓運行(低於300毫伏特)，有助於解決日益嚴重的散熱挑戰，並大幅改善能耗和散熱。
