賽靈思(Xilinx)發布Vivado Design Suite 2013.3版本，提供全新的UltraFast設計方法、加強型隨插即用矽智財(IP)的配置、整合與驗證功能，以及局部重新配置(Partial Reconfiguration)功能。Vivado設計套件與賽靈思的All Programmable元件進行協同最佳化，是可編程業界一款系統單晶片(SoC)加強型設計套件，能夠解決系統級整合、建置與執行的生產力瓶頸。
為加速設計週期並提高其可預測性，Vivado Design Suite 2013.3版本包含UltraFast設計方法內建的自動化關鍵功能，其中設計規則檢查(DRC)可在整個設計週期中為工程師引導設計作業，並有硬體描述語言及規範樣式，帶來最佳品質的設計結果。
Vivado Design Suite 2013.3版本透過加強IP整合讓套件更簡單易用，並提供超過兩百三十個LogiCORE和SmartCORE IP核心。這次版本升級可讓設計和賽靈思的IP都可做到整個系統的協同最佳化。例如設計人員現在可以在他們整個設計中與Ethernet MAC或PCIe等互聯IP分享時脈資源。IP的升級也可以針對IP內的收發器除錯連結埠(Debug Port)進行簡易的高層次存取。在Vivado邏輯分析器加入全新功能後，設計人員則可對運行中的AXI系統進行完整的讀取與寫入作業；更可以進行硬體除錯，運用先進的觸發功能偵測和擷取複雜的事件。
賽靈思網址：www.xilinx.com
