降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

打通NAS/AS基地台管理環節 LTE用戶端系統運行無阻

2011 年 08 月 08 日

滿足AED低功耗/瞬間啟動要求 非揮發式FPGA大展所長

2011 年 08 月 22 日

借助嵌入式儀器除錯功能 SoC設計驗證事半功倍

2012 年 10 月 18 日

兼具低功耗、體積小優勢 APU打造多螢數位電子看板

2014 年 01 月 12 日

串列式EEPROM襄助 拋棄式醫療配件監管更效率

2014 年 09 月 22 日

OTN技術奠基高效光傳輸平台  DCI光纖網路擴展一路暢通

2016 年 10 月 24 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器