生成式AI崛起，導致應用端對運算效能的需求暴增。正因如此，高效能運算(HPC)產業鏈上下游成員無不絞盡腦汁，提出各種創新設計概念，挑戰「運算效能」與「I/O效能」這兩個高效能運算系統最主要的瓶頸。3DIC、矽光子等先進技術的迭代演化速度快馬再加鞭，就是最好的證明。
然而，在硬體的世界裡，任何技術突破都無法擺脫物理條件的制約。隨著處理器運算效能增加，訊號速度更快，功耗、熱管理、EM/IR所引發的訊號完整性挑戰等，每個問題的本質都是物理問題，而且這些問題之間還有連動關係，必須通盤考量。
為協助半導體製造、IC設計與高速運算相關設備業者掌握上述關鍵問題的本質與可能的解決方案，Ansys HPC關鍵挑戰與對策技術研討會集結技術專家深度分享相關實戰案例與創新解決方案，全方位提升數據傳輸效率與系統可靠性。另外，重磅邀請知識力科技執行長曲建仲博士親臨，透過業界第一線視角剖析HPC未來的發展趨勢，讓您全面掌握未來科技脈動，共創高效運算新時代！
| Time | Topic | Speaker |
|---|---|---|
| 13:00~13:30 | 報到 | |
| 13:30~13:35 | Opening | Roger Lee Ansys Taiwan Country Manager |
| 13:35~13:50 | 高效能運算晶片設計浪潮：技術趨勢與應用前瞻
The Rising Wave of HPC Chip Design: Technology Trends and Application Outlook | Ted Chan
Senior Manager Application Engineering SCBU |
| 13:50~14:20 | EM/IR Analysis for large scale and 3DICs in HPC Applications | Chan Chiuan Lee
Principal Application Engineer SCBU |
| 14:20~14:40 | Challenges in High-Speed Analog/Mixed-Signal Reliability Analysis in Advanced Technologies | Leia Fu
Lead Application Engineer SCBU |
| 14:40~15:10 | Break Time | |
| 15:10~15:30 | 揭開高效能運算的未來：業界現況與關鍵挑戰 | 曲建仲博士 知識力科技執行長 |
| 15:30~16:00 | Advanced Interposer design for High-Speed Data Transfer | Paddy Wu
Lead Application Engineer |
| 16:00~16:20 | Multiphysics Optimization of IC Packaging for Minimizing Reliability and Thermal Issues in HPC Designs | Dale Su
Senior Application Engineer SCBU |
| 16:20~16:30 | 問卷填寫及會後交流 |
報到前30位贈送Ansys彩色筆記本
三合一充電線
註冊本頁面詳述的內容（以下簡稱“內容”），即表示您會將個人資訊提供給 ANSYS, Inc. 及其子公司和附屬公司（以下統稱“Ansys”）。Ansys 會遵守其隱私權聲明的規定使用您的個人資訊來提供內容並向您發送郵件和相關資訊。
Ansys 隱私權聲明 https://www.ansys.com/legal/privacy-notice
本活動採預先線上報名，不開放現場報名。報名完成後將由主辦單位進行出席資格審核，與主題及屬性比較符合者為優先考量。
通過審核者，將於活動前兩周陸續以電子郵件方式寄發報到通知函和簡訊通知，以示您的出席資格。
活動將於13:00開放報到，請盡早完成報到手續，主辦單位依現場報到完成順序安排座位，額滿為止。
為加速您的報到流程，請務必記得攜帶您的公司名片1張，並請出示報到通知Email或報到簡訊。
場地額滿後將視現場狀況開放入場，主辦單位保有開放進場與否之權利。
本活動不提供紙本講義，主辦單位會後依講師意願提供電子檔下載，並於活動結束一周內發送E-mail通知。